



# KATEDRA TECHNIK WYTWARZANIA I AUTOMATYZACJI

Przedmiot:	Automatyzacja procesów obróbkowych	
Temat ćwiczenia:	T1: Programowanie sterowników PLC, język drabinkowy T2: Programowanie sterowników PLC, język	Numer ćwiczenia: <b>1 lub 2</b>
	bloków logicznych	

# 1.1. Cel ćwiczenia.

Celem ćwiczenia jest zapoznanie się z zasadami programowania sterowników PLC z wykorzystaniem języka schematów drabinkowych LD (ladder diagram), będącego jednym ze standardowych narzędzi programowania sterowników PLC.

#### **1.2.** Wstęp teoretyczny.

**Programowalny sterownik logiczny, PLC** (ang. programmable logic controller) – uniwersalne urządzenie mikroprocesorowe przeznaczone do sterowania pracą maszyny lub urządzenia technologicznego. PLC musi zostać dopasowany do określonego obiektu sterowania poprzez wprowadzenie do jego pamięci żądanego algorytmu działania obiektu.

Sterownik PLC zbudowany jest z:

- jednostki centralnej CPU,
- pamięci ROM, PROM, EPROM, EEPROM
- bloków wejść cyfrowych
- bloków wejść analogowych
- bloków komunikacyjnych
- bloków wyjść cyfrowych
- bloków wyjść analogowych
- bloków specjalnych

Sterownik wykonuje program cyklicznie, tzn. wykonuje po kolei sekwencję zapisaną w programie. Na początku cyklu skanowania sprawdza stany na wejściach, wykonuje sekwencję programu, a następnie w zależnie od jego struktury zmienia odpowiednio

stany na wyjściach, czyli najprościej mówiąc steruje urządzenia wykonawczymi. Na rys. 1. przedstawiono schemat blokowy PLC.



Rys. 1. Schemat blokowy sterownika PLC.

# 1.3. Opis opracowanego programu sterującego w języku drabinkowym wraz z komentarzami.

Programowanie sterowników obywa się za pomocą różnych języków programowania. W tym ćwiczeniu wykorzystano język LD (Ladder Diagram), jest to schemat zbliżony do klasycznego rysunku technicznego elektrycznego. Program sterujący w języku drabinkowym wykonano w programie LDmicro. Pozwala on napisać i kompilować programy dedykowane dla popularnych mikrokontrolerów serii ATmega, PIC16 i innych. Okno główne przedstawiono na rysunku 2.



**Tekst programu:** 

LADDER DIAGRAM:



I/O ASSIGNMENT:

Name	Туре	Pin	_
Xstart   Xstop   Ymaszyna   Y1   Y2   Y3   Y4   Anast   Atemp   Rimp   Rzv   T1   T2   T3   Clicz	digital in digital in digital out digital out digital out digital out digital out adc input adc input int. relay int. relay turn-on delay turn-off delay counter	1   3   10   (not   (not   (not   (not   	assigned) assigned) assigned) assigned) assigned) assigned)

#### Komentarz:

· Pienuszy szinebel drakinki suppinada za start/slop obrabicistic. Skonystano z funlige Contacts, galue is zalijadoje Surce morna wybrac' stan sygnatu: "X" ornana wysica, 11 R' schung stan sygnatu z ireinghing wondru somuque, 1,7 ornacia shan vyskua. Funkcja symuluje inec kutaj mujustu informia i bytarenia massyny · W moreldu drugen wyborystono myk wnernej finkyz noz findage TON: TOF, Where sparting and come injugatione. Coly sametiel odpolniada za enviring predliosh obiohonej silmulo Liohowego a Their scheduldpoincide to primicing mapiqua. Od lego momental zanegna se mastary i adnyt temperating. Sygnat prechodic jeich jest ingling and mantosin mashamong · Kleyny linde to hyliding stance fimling liventor Counter. Jej chiatianie polegia na zlinaniu do wartosin masterionezi zerowenin i zhrannu od porzątku. · Jasienne duatomia to smowohene, my wortosi' sygnatu z Circulor Counter adpariada prypisarym is weging the reneration. Jeich tak popular funktige Coil myslingeny sygnat, Wary powoduje mastymie voitzerene masyny

#### 1.4. Wnioski.

ielem cirtarnia byto zapozname się z zasadamu programowania sknowników PLC z wykonystaniem. jejugha, schematów undowniowych (D (ladder dragrown). Konystame z programme Lomutro upmage inajomosie komend wysterpuggych is tym jeryhu. Unythoname polego no stpomedium Igneniu bloków, snight ich poprainence atorience program more cyborque shamplilisione sperage, stenonoc sissingue programami. Building programme sugerije, se me jest on memorioge berposteduo de programistos, pornepoine funkcye uggladen pupponing indug schematy down tow. Symulayor is asso new new istym involution supplice testourance popularior utiononepo programu innore on stury; do sterowome no windy is landymen. nego dorinciderany new co drien'.

## 2.1. Cel ćwiczenia.

Celem ćwiczenia jest zapoznanie się z zasadami programowania sterowników PLC z wykorzystaniem języka bloków logicznych, będącego jednym ze standardowych narzędzi programowania sterowników PLC.

## 2.2. Wstęp teoretyczny.

**Sterowniki serii APB** stanowią uniwersalne urządzenia programowalne, tj. takie, w których sam instalator określa sposób ich działania. Do programowania sterowników APB wykorzystuje się zestaw bloków funkcyjnych o zaawansowanych możliwościach, łączonych w schemat ( diagram ). Rysowanie diagramu FBD, symulowanie działania, ustawianie parametrów i w końcu przesyłanie kodu do sterownika wykonywane jest za pomocą bezpłatnego programu komputerowego APB Soft.

**APB software** program ten jest darmowym środowiskiem przeznaczonym do tworzenia programów sterujących blokowo. Pozwala on napisać i kompilować programy dedykowane dla popularnych sterowników serii APB. Na rys. 3. przedstawiono widok programu po uruchomieniu.



Rys. 3. Widok środowiska APB Software.

Podstawowe bloki funkcyjne w programie APB software:



Alternatywa, tj. suma logiczna, która przepuszcza sygnał tylko wtedy, gdy co najmniej jeden argument jest jedynką logiczną.



Koniunkcja, tj. iloczyn logiczny, który przepuszcza sygnał tylko wtedy, gdy oba argumenty mają wartość logiczną 1.



Negacja, zamienia sygnał wejściowy na przeciwny na wyjściu.



XOR, sygnał na wyjściu ma wartość logiczną 1 tylko wtedy, gdy wejściowe mają różną wartość logiczną.



NAND, tj. negacja koniunkcji, daje na wyjściu wartość 1, jeżeli chociaż jedna wartość wejściowa jest równa 0.

NOR, tj,	11 12 ≥1 OUT	negacja alternatywy, daje na wyjściu wartość 0, jeżeli
chociaż jedna		
wartość		wejściowa jest równa 1.

# 2.3. Opis opracowanego programu sterującego w języku bloków logicznych wraz z komentarzami.

Funkcjonowanie programu sprawdzamy za pomocą zakładki Program ->Simulation -> Start. W kolorze czerwonym wyświetlane są aktywne połączenia, tj, stan 1. Stany sygnałów wejściowych i wyjściowych są także wyświetlane w zakładce IO Bar (rys. 4). Na rysunku 5. przedstawiono natomiast widok w czasie symulacji programu.

· · ·	•	•	•		0012 ≫1 ⊂ 0	DFF LC					۱	•		0 CMPR Fx C 3 80000 T C 1 CMPR Fx C 3 80000	OFF	•	CEWKA Q03 CEWKA Q04	DFF	• • • •	•	• • • • • •
· · · · · · · · · · · · · · · · · · ·	· · · ·	· · · ·	•	· · · ·	•		• • • • • • •	3		•		\$ <i>22223</i> • • •		Ex C 3 3	ON 	* * * * * * * * *	- <mark> </mark>		• • • • •	* * * * * * * *	
	•	•		•	•							•	•			•			•	•	•
Ruild *** 10 Bi	100 101	102   	103 104	4 105 2 2 2 2 04 205	106 200 Q06	107   2 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1	08	109	10A	IOB	10C										

Rys. 4. Stany sygnałów wejściowych i wyjściowych.

Program adpoinada za stenowanie centiena 1 do 4, start schulla sygnat shortowy ma mahere 100, matomiast sygnat stopiggy to 101. Analizując schemat. od gory, nor pongther zastosowano promutile RS, & Reset set (2eny, ustaw). Pokarano go ma rys. 6. Na wyjsuu z presutuka tego jest sygnat jest interne ustainony Selvel B0013 warhose sig dopski na vejšuu 101 popur ne N phypadher Lopinna 1. phacy Sumple wyine 200 Sineu they no cremono. Wyla neme kindio, sygnatu J01 and doprovadreme 0 wartosu 1 megazye NON Duroduje sygnalu dojiun do ma ne pner BUD Lastregenie MA. 13/ sytunge 49 phedsharrond ma rysunku t



Rys. 5. Widok z symulacji programu wykonanego w APB Soft2.

START		· ·					
		Property[RS Relay]					×
STOP IO1	RS RS	Comment					
• •		F Retentivity	☐ High-	speed			
MO	В	-Input Set up			Reset		
M0	B	- Input Set up 100 Output	•	101 Outpu	Reset		•
MO	B	Input Set up 100 Output	•	101 Outpu	Reset It		•
	B	Input Set up 100 Output Output Output		101 Outpu	Reset It		•
	B	Input Set up Output Output Output B0013 Input	•	01 Outpu	Reset It		T
MO	B	Input Set up I00 Output Output Output B0013 Input	•	101 Outpu	Reset t		•
	B	Input Set up Output Output B0013 Input	• •	101 Outpu Cancel	Reset It	Help?	•

Rys. 6. Przerzutnik RS.



Rys. 7. Widok fragmentu programu w czasie zatrzymania pracy.

Sygnal z prenutnika majia kdejno do bloku TONF (OV/OFF Delay), litóry alfanida za opéricine irignania i interama. 597 Briada on 2 weising (TRG, RES) over 2 mjina ligine TRG apobrada za opóźnianie internania i injegorania , myb słowa morastajquepo (0-1 ma TRG) o mas TON i opadajquepo (1-0 ma TRG) O 6205 TOFF. B smanne W TRG of showy BUCH now 1, syphat wyshowy znuen sig na 1 dopieno po zadanym opstimenus (TON Analogumue sygnal no wysuu bedrue much wantor o depuero po opsizinente 1-0 nor TRG. Sygnat pochodnojny od BODS i longery sie do RES ma wighing priory let ad TRO Ornacia to re menalerine of TRG sygnat potany ma RES zenije zegar i ustaina wyjsue O ma wartoti O. Na Omigun wyjiu z bloku TONF moina zamueruc mjormage o aktualiym stance syphatic (1415.8)

Network	0						· · · · ·		
	START							Property[Time ON/OFF-Delay]	
		B0002			· · ·			Comment Kr	A .
	STOP I01	RS	•	-	• •	•	· · ·		
				B0005	· · · ·		• • • •	Retentivity High-speed	
					: :			Input Trigger Reset	
	M0	, , ,	B0004	, ,		B0000	+	B0004 Output  Utput	
	•					TONE		Output         Actual value           B0006 Pulse         Image: Normal ima	
	•			• • •			]	ON-delay time(TON) h m s ms	
	•			B0012		B0006	B0011	0 • 0 • 0 • . 200 • Reference	
	•				 	UDCT ↓ ‡	•	Range 00:00:00 - 010 ~ 999:59:59 -990	
	•		•		• •		DW0		
					· · ·			Peference	
	•							Hange 00:00:00 - 010 ~ 999:59:59 - 990	
	•		• •	• • •	· · ·			OK Cancel Help?	

Rys. 8. Blok TONF i ustawienia opóźnień.

sygnat trafia Kolejno do blaku UDCT ( Up/ Dain Counter), sayli limulia durihienimhowego jora/dot. Trylo pracy ushala klennek nemoney stratki. Nejšue moze reagowar' na zbone manastayque (Stratha do gbry) lub opadayque (stratha is dot). Whym phypadlan many realized na share opadajque (1-0). Wejsue DIR steruje kieninhuem zlinomia (DIR=O lin w gore, DIR=1 lin is dot). Nejíne Reset zeruje stan limulia i sygnat wysłany ze weględu na wysszy priorytet, Nyjšue O origga wortori 1, gdy sygnat arigque wortosi linema Nyrine P willioninge maloniast na althalmy stan wortos'u liberia (wysue do rejestru DW). No rys. 3. allosano ustavenia livulta UDCT ~ programme

START	a 22							•	• • • • • • •
100									Property[LIP/DOWN Counter]
									riopenyto, bount counterj
CTOP.		BUUUZ							Comment
510P		De 1							
		NO .		• •			•		
	•			B0005	•		•	•	
•				Dol	·		•	•	
•								•	🗖 Retentivity 🗖 High-speed
•									,
									- Input
MO			B0004			B0000			Beset Pulse Direction
			D∾L ,					•	B0012 Output V B0000 Output V Low level
						JL			
*	<b>a</b> 5			e		TONT	•		Output
•	• 3				•		•		Output Actual value
×	• 8	• •		•			•	-	B0011 Input 💽 DW0 Input 💽
*	•	•		• •					Parameter
•		•	r i	• •			*	÷.	
				B0012		B0006	B0011		Threshold(C) (Numerics)
				≥ı		UDCT	D∾I	2	A Beference
						∳ <u>↑</u>			
					LO		******	*******	range [099999999]
							d putto		
*							DWU		
•	•	• •		• •			DW	•	Type of trigger count
*	1 II	•		•			•	•	○ Rising edge(0->1)
*	•	• •		• •			•	•	
1	с. С			•			•	1	
				<u> </u>					
									OK Cancel Help?
to the second							20	12	

Rys. 9. Ustawienia licznika UP/DOWN Counter.

Pora rejestrem DW sygnat z linulia jest prekionowomy do Komparatora chan T/C-CNPR. Bloch ten porwala portinguac crary dutch blobby crosprych alto stany dutch wandedw Unorthere ter ponounguance 2 wanto suiz shata (upusana lub poleierang). Due wejtua mung by poligaone do tepo samago typu lablishi i prypadhu tepo programin jedno z ivyří jest zablohowane popmer Fixed . Wynulia to z lepo, ze we portinujemy preninego sygnatu vejsuowego z unign. Wejsua 1 onas 2 maja byc patienne de blake nasowege alles limites (tak jak is tym programme ) Dominium posisionia wybonystywanym w bloku jest warmele romania. Kosidy z Wakdw kompa. ratora ma ustawrong wartose 0-3. sepowad ojgea Koleyno numenom cewel 1-4 (rys. 10.). Sygnat jest masterprise kierowany no wyrlia fr cewlu tylus po speticium wormun ( worrosci na weisum roma usbarrionej)



Rys. 10. Ustawienia time/counter komparator.

# 2.4. Wnioski.

Celem d'invenira byto zaporname sie z zasaslami.
programowania stroinilis PLC z wykonystaniem języka
blaides loginnych. Na podstance labonatorium mozina
sturierdau, że języli ten jest bordaugi przystępny dla
osob majquich stypenosi z układami ujpowymu,
precimie do jejujue LD, Wory prypomina schemat
elektrynny Baposredine polgosenia międny kolegnymi
blohomi w interfejsve programu APB sprawicja, ze
program ten jest tordwy przy nysty. Dodatliawa w
schematie blokowym mogą pojanai się sprejema
zurotrie, gody sygnat hypridity ma admessione do laden
wysterpijquego na winernignym étapie schematu. Dou 2
tych jeyliow programowania PLC malerie malament
do prupy jeryliów praficenych 100 privala na
leping wirualize ye inglionywanych schematow no
prione proprimu.